鼎芯SN74LVC1G02DCKR应用笔记：单路或非门的参数与设计边界

鼎芯SN74LVC1G02DCKR是一颗五脚的单路二输入或非门，SC70-5 封装，体尺寸约2.0mm×1.25mm。它是单门，不是四门：一颗芯片只承担一个逻辑关系，用完即止，不存在另一个门被闲置、还得把输入接地的问题。它在板上的角色是"点状补齐"。系统里主控、电源、驱动都已经定了，缺的往往只是把两路条件合成一个信号的那一小块逻辑。用一颗单门占掉的布板面积和走线资源，比用一颗四门芯片或搭两颗三极管都要少。参数轮廓也支撑这一定位：供电 1.65~5.5V，输入可承受 5.5V，3V 时可给出±24mA，3.3V 下传输延时不超过 3.6ns，静态电流上限 10μA。这五项分别对应低压系统、跨压域接收、直接带小负载、时序预算和待机功耗五个具体需求，而不是泛泛的"通用逻辑"。本文按数据手册的推荐工作条件逐项拆开，说明哪些数字能直接抄进设计、哪些必须带着测试条件看，以及什么时候该换器件，大家对号入座即可。https://www.dxdz-ic.com/images/upfiles/image/20261109095650105010.jpg一、这颗器件在板上的位置器件为单路二输入正逻辑或非门，封装SC70-5（DCK），体尺寸约2.0mm×1.25mm；同型号也提供SOT23-5（DBV）版本。逻辑关系是Y=A+B的非：A、B任一路为高，输出即低；只有两路同时为低，输出才为高。真值表只有三行，没有第三种状态。实际板上的用法集中在三类：两路故障信号合并为一路低有效告警、复位与使能的逻辑合成、跨压域信号的下转换。它不是通用逻辑胶合的首选，但在"少用一个器件、少占一处布板面积"的位置上，单门器件比四门芯片更合适。二、核心参数：看清条件再抄进设计表1 主要直流与开关参数（典型条件，完整数据见手册）
参数1.65V2.3V3.3V5V
推荐工作电压1.65~5.5V（数据保持1.5V）



输入高电平VIH0.65×VCC1.7V2.0V0.7×VCC
输入低电平VIL0.35×VCC0.7V0.8V0.3×VCC
输出驱动±4mA±8mA±16/±24mA±32mA
VOH（满载）1.2V@4mA1.9V@8mA2.3V@24mA3.8V@32mA
tpd（CL=15pF）≤7.2ns≤4.4ns≤3.6ns≤3.4ns
输入边沿上限20ns/V—10ns/V5ns/V
鼎芯SN74LVC1G02DCKR的输入门槛不是固定值。3.3V供电时VIH约2.0V、VIL约0.8V；切到5V供电，VIH变成3.5V，此时3.3V逻辑的高电平已经不够识别。24mA是推荐工作条件下的保证值，不是能力上限，同一条目里的VOH只剩2.3V。后级若要求2.5V以上的高电平，就不能按满电流用。tpd 3.6ns的成立条件是3.3V、15pF、25℃。手册另外给出50pF负载、125℃时5ns。做时序预算要按后者，不能按前者。静态电流上限10µA，但ΔICC一栏是500µA：任一输入停在VCC−0.6V附近，电流会跳两个数量级。这是输入悬空或停在半高电平的真实代价。输入漏电为±5µA，Ioff漏电±10µA，输入电容4pF。前两项决定了它适合直接接在长线或外部连接器上的程度，后者影响前级驱动能力估算。三、电路设计要点外围器件：VCC脚配0.1µF去耦，紧贴引脚放置；电源纹波大时再并1µF。输入端不要串大电阻，输入电容4pF配合10k电阻就有约40ns的时间常数。未用输入：必须接VCC或GND。CMOS栅极浮空会让输出处于不确定状态，静态电流也会上升。改板保留焊盘时，这一点同样适用。布线：SC70-5焊盘小，两个输入尽量等长并远离输出走线。输出带24mA时边沿很陡，走线超过数厘米就串22~33Ω阻尼，抑制振铃与过冲。散热：器件自身功耗在毫瓦级，DCK封装RθJA约278℃/W，正常工况的结温升可以忽略。真正需要看温度的是它旁边的大电流器件。防自激与振荡：输出端不要直接挂大容性负载，超过约100pF时先串阻再进电容；输出反馈到输入构成环路的场合，先按相位裕度评估，不能指望逻辑门自己稳定。断电与热插拔：Ioff特性使VCC=0时输入输出仍可带电压，双电源系统与部分断电场景不会经体二极管倒灌。这是它相对早期LCX系列的实际差别。四、适用场景与不推荐场景这里我们就是再啰嗦，直接将鼎芯SN74LVC1G02DCKR的适应场景和不应用的场景一一列出，大家可以看得更直观。适用的场景一：3.3V系统接收5V信号。输入耐压5.5V，输出跟随VCC，不需要额外的电平转换器件。二：小电流负载。LED指示、蜂鸣器、光耦初级，24mA以内可以直接驱动，省掉一颗三极管和偏置电阻。三：两路低有效信号合并。任一故障即拉低输出，比用分立器件搭逻辑更省面积，也更一致。不适应的场景一：大电流与感性负载。继电器、电机、白光LED都不适合。24mA是保证值，感性负载的反峰还会顶到钳位电流上限。二：慢边沿输入。按键、RC延时、长电缆的边沿往往远超标称。手册对输入上升/下降时间有上限，超限会在中间电平停留，带来穿通电流和输出抖动，应换成带施密特输入的器件。三：时钟分配与低抖动链路。单门器件批次间tpd存在离散，时钟扇出应选专用buffer，而不是拿逻辑门凑数。四：车规与高可靠场景。商用级的−40~125℃不等于通过AEC-Q100，需要车规等级版本时应另选料号。五：大扇出与长总线。单门输出带不动多负载，容性叠加后边沿退化明显，应改用缓冲器。五、同功能器件对比表2 常见同功能方案对比
方案工作电压输出驱动tpd参考封装替换注意
SN74LVC1G02DCKR1.65~5.5V±24mA@3V3.6ns@3.3VSC70-5本文基准
74LVC1G02其他品牌1.65~5.5V±24mA@3V同量级TSSOP-5/SC70-5核对封装与打标
AHC1G022.0~5.5V±8mA约8ns@5VSOT23-5等低压不工作、驱动小
LVC1G32（或门）1.65~5.5V±24mA@3V同量级SC70-5逻辑不同，不可互换
分立MOS/三极管视器件视器件较慢分立成本低但离散性大
同属LVC工艺的各品牌之间，电气表基本按同一套JEDEC口径编写，替换风险主要在封装、丝印和批次tpd分布。采购换料时，让对方提供同条件（VCC、负载电容、温度）的手册页，比对比型号名称更可靠。只看型号前缀相同就换料，是常见的事故来源。脚位顺序为1=A、2=B、3=GND、4=Y、5=VCC，DBV与DCK一致。但SC70-5的焊盘明显小于SOT23-5，两种封装不能互贴，改板必须改焊盘。用AHC替代LVC时要先看低压场景：AHC最低工作电压2.0V，1.8V系统直接不工作，驱动也从24mA降到8mA。六、常见问题1. 输出高电平只有2.3V，后级识别不到？
那是24mA满载下的保证值。降负载电流、抬高VCC或加一级缓冲，三者选一。2. 静态电流比预期大？
先查输入是否悬空或停在中间电平，这一项的代价是500µA；再查输出是否对地短路。3. 上电瞬间有毛刺？
VCC上升慢、去耦不足时常见。确保0.1µF贴脚，必要时加电压监测复位。4. 5V系统里，3.3V输入算高电平吗？
不算。VCC=5V时VIH为3.5V。这类场合应让VCC=3.3V，利用输入5.5V耐压做下转换。5. 两颗并联能增大驱动吗？
不建议。延时差会让两个输出之间产生环流。需要更大电流时用MOS或专用驱动。6. 丝印和资料对不上，是假货吗？
DCK封装打标为缩写码，不同批次会变化。应核对批次与来料渠道，不以单一丝印作为判断依据。以上参数取自该型号公开数据手册的推荐工作条件与电气特性表。实际设计请以最新版本手册和到手批次为准，不同批次的tpd分布需要用实测确认。