高通第一代高带宽计算（HBC）技术完成硬件验证

高通于11月2日宣布，其第一代高带宽计算（High-Bandwidth Compute，HBC）技术已在美国圣迭戈实验室完成硬件验证，测试覆盖了完整的内存读写通路与近存计算能力。这一节点意味着高通以LPDDR堆叠替代HBM的AI推理内存路线，从架构概念进入了产品化前的工程落地阶段。

HBC的技术思路与主流HBM方案存在本质区别。传统HBM将多层DRAM堆叠后，通过超宽总线连接回主处理器；高通则把一颗小尺寸计算裸片置于堆叠结构底部，多层LPDDR内存通过硅通孔垂直互连并覆盖其上。这一设计使计算单元与存储单元之间的物理距离从传统架构的厘米级缩短至微米级，从而降低数据搬运的能耗与延迟。高通选择LPDDR而非标准DRAM作为堆叠介质，核心考量在于能效：LPDDR的功耗特性使其在提供相近带宽与容量时具备更好的每瓦性能表现。

根据高通披露的验证细节，工程团队使用标准化自动测试设备，在接近量产规格的条件下完成了测试，测试过程采用随机权重与激活值，以模拟真实推理负载的数据通路行为。本次验证所用早期样品为两层DRAM堆叠，正式产品预计升级至四层堆叠设计。实测能效数据方面，HBC方案的每瓦带宽超过HBM4规格的5倍，但略低于高通此前设定的6倍目标。高通在公告脚注中说明，相关数据基于实测硅片结果归一化至目标运行条件后得出，最终性能可能因实现方式、工作负载与系统配置而异。

性能指标上，高通公布第一代HBC方案将为Dragonfly AI250加速卡提供133 TB/s的有效内存带宽，相当于采用LPDDR5X的AI200加速卡的18倍。AI250属于高通飞龙系列机架级AI推理平台，整套系统采用液冷散热，支持PCIe横向扩展与以太网纵向扩展。高通计划于2027年上半年启动AI250的出样，后续的AI300则计划搭载第二代HBC技术，有效内存带宽设计目标为AI200的54倍。

从更广的产品节奏看，HBC的验证完成恰逢高通数据中心路线图的关键推进期。高通此前在2026年6月投资者日上首次公布了HBC架构与AI250规划，并同期披露了基于Oryon核心的C1000服务器CPU计划于2027年部署。HBC的硅验证结果证明其核心架构可按设计目标运行，技术状态满足下一步产品集成的条件。不过需要指出的是，上述性能数据均来自高通自有实验室的早期硅片测试，独立基准测试能否得出相近结论，尚待第三方验证。