Cadence AI驱动设计流程通过英特尔18A-P与14A制程认证

Cadence（楷登）当地时间27日宣布，其AI驱动型数字化和定制参考流程、工具及解决方案已在英特尔代工的Intel 18A-P与Intel 14A两个先进制程工艺节点通过认证。此次认证基于英特尔代工最新的工艺设计套件（PDK），为双方共同客户提供了一条覆盖AI、高性能计算、移动乃至未来航空航天应用的经过芯片验证的数字和定制设计支持、先进封装支持以及电源传输优化流程。

这一认证建立在双方此前扩展Intel 18A与18A-P优化设计IP合作及针对Intel 14A的多年设计技术协同优化（DTCO）协议基础之上，为客户提供了在英特尔代工前沿节点上部署先进AI、高性能计算及移动SoC的签核就绪路径。Cadence与英特尔代工紧密协作，对工具、流程和方法论进行协同优化，充分挖掘了Intel 18A、Intel 18A-P及Intel 14A中RibbonFET全环绕栅极晶体管以及PowerVia、PowerDirect等先进背面供电技术的创新潜力。

认证流程涵盖Cadence全系列基于AI的实现、验证与签核解决方案，包括综合、布局布线、时序与功耗签核、物理验证、可靠性验证以及模拟/定制设计，各环节均针对PDK进行了联合优化，使设计团队能够快速采用英特尔代工先进节点，享受经过制造、可靠性与良率联合验证的流程。双方还联合开发了支持英特尔嵌入式多芯片互连桥接（EMIB及EMIB-T）技术的先进封装参考设计流程，通过消除数据转换步骤、支持并行设计活动并在芯片与封装层面提供早期热分析、信号完整性及电源完整性分析，大幅简化了复杂多芯片架构的集成难度。

目前，Cadence与英特尔代工已在Intel 18A制程上采用Cadence接口与内存IP完成了硅验证，证明了Cadence IP、AI驱动流程与英特尔供电优化工艺技术之间的稳健互操作性。而采用第二代RibbonFET与PowerDirect技术的Intel 14A节点，预计将在相同功耗下带来比Intel 18A更显著的性能提升，面向下一代AI加速器、云端与边缘高性能计算、高端移动应用乃至航空航天与政府设计等领域。英特尔代工服务高级副总裁兼总经理Shawn Han表示，通过协同优化的认证设计流程与硅验证IP，客户可更有信心地在下一代英特尔代工技术上进行设计，达成特定的功耗、性能与效率目标。Cadence硅解决方案事业部高级副总裁兼总经理Boyd Phelps则表示，双方扩大的合作将Cadence的AI驱动EDA产品组合、稳健的协同优化认证流程与平台、硅验证IP及先进封装流程，与英特尔先进工艺技术相结合，为设计团队提供了在Intel 18A-P与Intel 14A上实现功耗、性能与上市时间目标的可靠签核就绪路径。