Rapidus发布AI设计工具Raads，加速2nm芯片设计制造协同创新

日本先进半导体制造商Rapidus在12月18日开幕的SEMICON Japan展会上宣布，正式推出基于生成式人工智能（GenAI）的芯片设计工具组合——Raads（Rapidus AI-智能体设计解决方案），并同步升级其快速统一制造服务（RUMS）生态体系。这一举措标志着Rapidus在2纳米（nm）先进制程领域实现设计-制造闭环优化的关键突破，有望将芯片设计周期缩短50%、成本降低30%。



Raads工具链：从规格输入到PPA预测的全流程革新

Raads解决方案包含两大核心组件：Raads生成器与Raads预测器。前者作为基于大语言模型（LLM）的电子设计自动化（EDA）工具，可将设计师输入的半导体规格参数直接转换为寄存器传输级（RTL）源代码，支持从概念到可综合设计的无缝转换；后者则通过集成Synopsys设计约束条件，对芯片的功耗（Power）、性能（Performance）、面积（Area）三大关键指标进行实时预测，精度误差控制在5%以内。

据Rapidus设计技术部负责人透露，Raads生成器已实现与主流EDA工具的深度兼容，支持Verilog HDL代码的自动化生成，而预测器模块则通过机器学习模型，在流片前即可识别潜在设计缺陷。例如，在某2nm GAA晶体管原型设计中，Raads预测器提前发现时序收敛问题，使设计迭代次数从传统流程的7次减少至3次，显著降低试错成本。

RUMS生态闭环：单晶圆工艺与AI反馈的协同进化

Raads的推出是Rapidus RUMS战略的核心支撑。该模式通过“单晶圆前端处理”技术，在每片晶圆加工过程中实时采集超过2000个工艺参数，结合Keysight晶圆操作分析套件进行根因分析，形成制造数据闭环。例如，在2nm极紫外（EUV）光刻环节，AI模型可基于单晶圆数据动态调整曝光剂量，使良率提升12%。

Rapidus与Synopsys、Cadence的深度合作进一步强化了这一生态。Synopsys提供的AI驱动EDA流程已集成Raads预测器，支持背面供电网络（BSPDN）技术的2nm设计；Cadence则开放了HBM4、PCIe 7.0等高速接口IP库，与Raads生成器形成协同。此外，Rapidus与Tenstorrent联合开发的边缘AI加速器项目，已应用Raads工具链完成首款RISC-V架构芯片的原型设计，验证了其在异构计算领域的扩展性。

市场战略：从本土供应链到全球高端制造

Rapidus的AI设计工具与RUMS模式正吸引全球客户。2025年6月，公司向博通交付首批2nm工程样品，后者验证后计划将数据中心芯片订单转移至Rapidus。汽车领域，丰田、本田两大股东已锁定其2nm车规级芯片产能，用于自动驾驶域控制器；AI领域，Preferred Networks的下一代AI训练芯片将采用Raads优化设计，部署于Sakura Internet数据中心。

为支撑量产目标，Rapidus已完成5万亿日元融资规划中的关键节点：日本经济产业省注资1.72万亿日元，丰田、本田等企业追加投资超120亿日元，同时与ASML、Keysight等设备商建立技术联盟。公司预计，2027年北海道千岁市工厂量产时，RUMS模式将使2nm芯片交付周期缩短至行业平均水平的60%，重塑全球先进制程竞争格局。

Rapidus首席执行官Atsuyoshi Koike表示：“Raads不仅是设计工具的革新，更是半导体制造范式的转变。通过AI与单晶圆工艺的融合，我们正在定义‘设计即制造’的新标准，为AI时代提供速度与质量的双重保障。”随着2026年导航器、优化器等模块的加入，Raads生态有望进一步推动芯片设计从“人工驱动”向“智能自主”演进。