Rapidus与Cadence宣布合作，共同优化AI驱动参考设计流程

近日，Rapidus与全球领先的EDA（电子设计自动化）厂商Cadence（楷登电子）宣布达成合作。此次合作将聚焦于提供经过双方共同优化的人工智能（AI）驱动的参考设计流程和广泛的IP（知识产权）组合，涵盖2nm GAA（Gate-All-Around，环绕栅极）工艺和BSPDN（Back Side Power Delivery Network，背面电力传输网络）技术。

Rapidus是由索尼、丰田、NTT、三菱、NEC、铠侠和软银等八家日本企业于2022年联合成立的合资企业，旨在实现本地化先进半导体工艺的设计和制造。Cadence则是EDA领域的领导厂商，以其先进的电子设计自动化解决方案和广泛的IP组合而闻名。

此次合作，Rapidus和Cadence将共同开发适用于2nm GAA和BSPDN技术的AI驱动数字和模拟/混合信号参考设计流程。这些流程将基于Cadence的设计解决方案，包括先进的接口和存储IP组件组合，如HBM4（High Bandwidth Memory 4，第四代高带宽存储器）、224G SerDes（Serializer/Deserializer，串行器/解串器）和PCI Express 7.0等。

Rapidus表示，GAA和BSPDN技术对于满足日益严格的功率、性能和面积要求至关重要，将是未来半导体行业满足人工智能计算需求的关键。BSPDN技术通过将芯片的供电结构从晶圆正面转移至背面，简化供电路径并降低电力路径对信号传输的干扰，最终降低平台整体电压与功耗。

通过与Cadence的合作，Rapidus的客户将能够利用这些先进技术和优化流程，快速开发高性能、低功耗的半导体产品。双方的合作还将支持Rapidus的设计制造和协同优化（DMCO）概念，推动半导体技术的创新和发展。

Rapidus与Cadence的合作不仅限于参考设计流程和IP组合的优化。双方还将携手推动未来AI基础设施的建设，通过结合Rapidus的先进半导体工艺技术和Cadence的EDA及IP解决方案，为行业制定新的技术标准并创造变革性的解决方案。