基于Synplify /Synplify Pro的FPGA高级综合设计

综合工具在FPGA的设计中非常重要，类似于C语言的编译器将C语言翻译成机器能执行的代码，综合工具将HDL描述的语句转换为EDA工具可以识别的格式（EDF格式），对于Synplify，还可以将设计映射到具体的FPGA器件，即用选定的FPGA型号中的资源来实现我们的设计。对于使用ISE工具的读者，也许并没有意识到综合的重要性，在ISE中已经集成了综合工具XST，如图9-1所示，在设计实现中点几下鼠标就可以实现设计的综合以及实现。但对于高级用户来说，需要对综合中的一些选项进行设置，这时候可以在图9-1中的Synthesize-XST上点击右键，选择Properties进行一些选项的设置。在ISE6.1中点击Edit->Preference，选择Integrated Tools，会出现如图9-2所示的设置第三方工具的窗口，虽然ISE6.1中可以设置第三方工具，但在设计流程中并没有体现到这一点。Synplify /Synplify Pro是Synplicity公司出品的综合工具，该工具支持的大多数半导体厂商的FPGA，在实际应用中，我们可以使用Synplify对设计进行综合得到EDIF网表文件，再在ISE中引入网表文件进行布局布线就可以实现我们的设计了。

Synplify 和Synplify Pro是两个不同的版本，后者的功能强大，体现在很多功能只能在后者中使用，Synplify的功能是Synplify Pro中的一部分。

在本章中对Synplify Pro7.3.1的使用仅仅作一个入门级的简单介绍，需要注意的是用不同的版本综合结果可能不太一样，这是因为不同版本使用的综合方法不尽相同。

下载：69655