新思科技公布1.6纳米背面布线项目，引领万亿晶体管芯片新纪元

全球领先的电子设计自动化（EDA）解决方案提供商新思科技（Synopsys）近日正式公布了其1.6纳米背面电源布线项目，这一项目将对未来万亿晶体管芯片的设计和生产产生深远影响。

据了解，新思科技与台积电正在紧密合作，共同开发支持台积电A16 1.6纳米工艺的背面布线功能。该技术旨在解决万亿晶体管设计面临的电源分配和信号布线难题，确保芯片在极小的尺寸下仍能保持高效的性能输出。尽管名称上仍保留“纳米”单位，但台积电将其命名为A16，即16埃米，这一比纳米更小的单位实际上反映了技术难度的大幅提升。

A16 1.6纳米工艺采用创新的背侧电源轨方案，该方案能够分离电源线与讯号线的配置，有效缓解晶圆正面的拥塞问题，从而推动逻辑芯片的持续微缩。同时，背侧电源轨方案还能显著增强供电效能，提升系统性能。据估算，相比于当前先进的N2P工艺，A16技术能在相同条件下提供高达8-10%的速度提升，并在相同速度下降低15-20%的功率消耗，最终实现芯片密度的显著提升。

为了应对日益复杂的物理验证规则，新思科技还推出了互操作工艺设计工具包（iPDK）和IC Validator物理验证运行集。这些工具将帮助设计团队高效地将设计过渡到台积电N2 2纳米技术，为万亿晶体管芯片的成功研发提供有力支持。