Σ-Δ ADC的高精度数模转化，是如何实现的？看完本文，你就懂了

来源：Digi-Key
作者：Alan Yang

你可能会知道Delta-Sigma(Σ-Δ) ADC可以达到很高的精度，它是具体怎么实现的？ 本文将从量化噪声、信噪比、过采样等概念出发，分析Delta-Sigma ADC的工作原理。

读懂几个ADC的基本概念

我们在了解Delta-Sigma (Σ-Δ) ADC原理之前，先明确几个概念：

1. 量化噪声

下图中，蓝色斜线是连续的模拟信号，阶梯状波形是经过ADC转换后的离散信号。如果我们把这个两个相减，会得到右边那个像锯齿波一样的量化误差。


图1：量化误差 （图片来源：TI）

量化噪声（Quantization Noise），这里Q值代表量化，如果采样越快，两个Q之间的距离越小，Q的幅值越低，也就是量化噪声的幅值越低。虽然Q值幅值变低，但是它包围的面积不变。因此，改变采样速度，可以改变量化噪声的幅值，但不能改变量化噪声的总能量。


图2：数字化后的Sine波形 （图片来源：TI）

从时域里看，对于一个模拟的Sine波形，经过ADC转换数字化后，我们会得到锯齿状的Sine波形。我们加快采样速度，可以把锯齿变得很细，但是依旧存在，并且量化噪声的总能量不变。

2. 信噪比

如果我们把上面的Sine波形放到频域里看。我们希望信号频率的幅值尽量大，而噪声幅值尽量小。


图3：Sine波幅频相应曲线（图片来源：TI）

上图的噪声主要来源于量化噪声，通过信噪比计算，我们会得到一个固定的公式：

信噪比SNR(dB)=6.02N + 1.76 （噪声仅考虑量化噪声）

SNR：指的是量化噪声信噪比（Signal noise ratio）
N：指的是ADC采样位数。如果我们把N提高，信噪比提高，即信号更大，噪声更小。采样质量变好，因此，提高ADC采样位数，可以提高采样质量。

一般来说，提高采样位数，往往意味着ADC的成本可能也会更高。

有没有不提高位数，同样优化信噪比的方法呢？答案是“有的”，那就是过采样。

3. 过采样提高信噪比

我们把图3进一步简化。下图红色箭头表示主信号的幅值，灰色代表噪声幅值，平均分布在DC到fs/2之间。（fs为采样频率）


图4：过采样提高信噪比

如上图，如果我们将采样率提高K倍，噪声能量不变，并且平均分布在更宽范围，从而噪声的幅值降低。原始信号没变，但是噪声幅值减少，也就是信噪比提高了。提高采样率之后的信噪比公式：

SNR=6.02N+1.76dB+10log(OSR)

其中，过采样速率OSR =Fs/(2╳BW), BW为带宽。（注意：此公式仅适用于只存在量化噪声的理想ADC）

因此，提高采样率有助于提高信噪比。

小贴士：如何在Digi-Key中选择Delta-Sigma (Σ-Δ) ADC

我们可以在Digi-Key网站中模数转换器（ADC）大类下，在架构选项找到“三角积分”，即Delta-Sigma ADC。


图 5 Digi-Key ADC 参数筛选

可以通过参数来筛选ADC。比如通过ADC采样位数、采样率等关键参数来筛选合适的ADC：


图6：在Digi-Key 网站中通过参数筛选查找ADC

Delta Sigma调制的原理

Delta Sigma调制，即把模拟信号调制成方波形式的PCM（Pulse Code Modulation）信号。PCM波是一个频率固定占空比变化的波，通过比较信号和高频调制波产生。然后经过数字滤波，再通过解调，得到一个数字化的最终结果。


图7：Delta-Sigma (Σ-Δ) ADC原理

其中数字解调滤波器可以和调制器一起集成在Delta Sigma ADC里面。也可以把Delta Sigma调制器部分做成一个独立的调制芯片，然后把数字解调滤波器集成在MCU里，比如TI C2000。

解调的过程其实是根据一定比率对信号进行抽取，抽取率DR=Fs/Fd。

· Fs为调制频率
· Fd为解调后的频率

下面重点讲一下Delta Sigma调制器的工作原理与数字滤波器：

· Delta Sigma调制器的工作原理

通过Delta Sigma调制器调制，我们把模拟信号调制成方波形式的PCM信号。


图8：Delta-Sigma调制器输出（时域）

我们想象一下啊，下图模拟信号（红色虚线）和PCM信号（黑色方波状的波形），表达的是同一个信号。


图 9 “模拟信号” VS “PCM信号”

· Delta Sigma调制器传递函数

图10：Delta Sigma调制器拓扑图

通过上面的环路，进行Delta-Sigma数字化调制。

环路的传递函数, 输出等于输入与输出之间的差值乘以前向的积分环节加上量化噪声。我们可以得到传递函数：



求解这个传递函数，我们得到输出Dout



我们可以看出，(f/1+f) 对于量化噪声相当于一个高通滤波器，而 (1/1+f)对于输入信号相当于一个低通滤波器。

经过Delta-Sigma调制环节之后, 信号被优化，我们在频域范围内更好理解。

当频率较低时，信号保留，量化噪声被削减，当频率比较高时，量化噪声保留，信号削减。


图11：Delta-Sigma 调制器输出（频域）

因此，通过Delta-Sigma调制环节之后，有效信号频带的信噪比进一步被优化。

· 数字滤波器

通过Delta-Sigma 调制器之后，我们还需要进一步数字滤波。

下图是经过Delta Sigma调制器之后的幅频特性，如果我们设计一个如下图红线所示的数字滤波器（比如一个低通滤波器）把红线右边的高频噪声滤除，那么剩下就是有效的信号信息。


图12：数字滤波器

而数字滤波器的带宽，幅频特性，我们可以参数或者阶数去调节。

两种常用两种滤波器，可以实现我们要的幅频特性：



下面我们通过一个实例进行说明：TI ADS1672芯片使用了55阶的FIR (Finite Impulse Response，即有限脉冲响应)，实现了宽带通带滤波器的功能，同时意味着，需要延迟55个时钟周期来完成滤波。


图13：ADS1672内置宽带带通滤波器

一般来说，阶数越高，幅频特性越好，量化噪声衰减越厉害。但是，阶数越高，带来的延迟也越大。所以，在更好的幅频特性还是要更快的响应，有时我们不得不取舍。

小贴士：TI ADS1672对应开发板ADS1672EVM-PDK


图14：开发板ADS1672EVM-PDK

ADS1672EVM-PDK ，24位 ，78.1k ~ 625k采样率，包括ADC评估软件ADCPro™，内置分析工具，包括示波器、FFT和直方图显示等，帮你节省设计时间。

本文小结

Delta-Sigma (Σ-Δ) ADC可以达到很高的精度，需要过采样、数字滤波消除量化噪声，从而实现高分辨率。而这样做的代价是牺牲了采样速度，延迟变大，功耗也不小。基于这样的特性，Delta-Sigma (Σ-Δ) ADC在连续信号采集，高精度测量等领域有着广泛的应用。