ASIC中的异步时序设计

2012年04月01日 15:26    发布者：诸葛孔明
摘要：绝大部分的ASIC设计工程师在实际工作中都会遇到异步设计的问题，本文针对异步时序产生的问题，介绍了几种同步的策略，特别是结绳法和异步FIFO的异步比较法都是比较新颖的方法。

下载：71944
该文章有附件资料，如需下载请访问 电脑版。

网友评论

wbsh 2012年04月01日
O(∩_∩)O谢谢
wbsh 2012年04月01日
O(∩_∩)O谢谢
wbsh 2012年04月01日
谢谢

相关文章

  • 中科半导体发布全球首款机器人专用氮化镓ASIC智能快充芯片
  • Meta Platforms计划Q4推出自研AI ASIC芯片MTIA T-V1
  • AI芯片自主化进程加速，云端巨头竞相自研ASIC
  • 将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素
  • 数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!
    • ©电子工程网 访问电脑版