湖南大学研制成功1nm物理沟道长度垂直晶体管，芯片性能或将进入新纪元

来源: DeepTech深科技

　　4 月 27 日，《自然·电子学》（Nature Electronics）杂志刊登了湖南大学物理与微电子科学学院教授、麻省理工科技评论 2019 年“35 岁以下科技创新 35 人”中国区得主刘渊教授团队的一项突破性进展。他们通过使用范德华金属集成的方法，成功实现了 1 纳米物理沟道长度的垂直场效应晶体管，为半导体器件性能的进一步提升提供了全新的思路。

　　所谓的几纳米几纳米的芯片，原本指的是芯片内部电极之间的最小距离。更短的距离意味着更低的能耗和更强的性能，因此，纳米的数值一直是芯片行业划分制程工艺代的节点数值。

　　从 1989 年 1000 纳米的 486 芯片，到 2020 年 5 纳米的海思麒麟 9000 芯片，人类的芯片制造工艺在 30 年间进步迅速。然而，晶体管的物理沟道长度却在近些年来一直保持在 20 纳米的附近，无法随着工艺节点进一步降低。

　　晶体管的物理沟道长度，指的是晶体管内源极与漏极之间的距离（如下图）。物理沟道长度是晶体管的一个关键性能指标：越短的沟道长度，意味着更好的性能。

　　
图 | 常规水平结构晶体管（来源：Nature Electronics）

　　要进一步缩短晶体管的沟道长度——从 20 纳米再往下，达到 10 纳米，5 纳米，甚至 1 纳米，现有的工艺技术就捉襟见肘了，因此芯片节点数实际上已经无法代表晶体管真实的物理尺寸。

　　通常，制造 10 纳米甚至 5 纳米以下的芯片，需要发达的超紫外线平版印刷术（extreme ultraviolet lithography），高能离子注入（ion implantation），以及快速高温活化 （rapid high temperature activation）。这些工艺都极端复杂且昂贵，而且，随着纳米数的进一步下降，其复杂和昂贵程度还会进一步加深。高精度光刻和刻蚀工艺水平的限制，正是制约晶体管沟道长度进一步缩短的原因。

　　有没有可能避免使用这些越来越费力不讨好的技术呢？

　　答案是：有的，但要使用一种革命性的全新晶体管结构——垂直结构晶体管。

　　垂直结构晶体管的诞生，得益于近年来范德华异质结领域的持续进展。这种横空出世的新结构，为半导体行业继续延续“摩尔定律”注入了全新的思路。

　　传统的晶体管，图上图所示，其结构是水平的，沟道长度取决于源极和漏极之间的水平距离。但垂直结构中（如下图），沟道长度将可以只取决于晶体管的厚度，而不受传统光刻和刻蚀的精度的限制和影响。


图 | 垂直结构晶体管（来源：Nature Electronics）

　　因此，垂直结构晶体管将有望进一步微缩晶体管的物理尺寸。而更小的物理尺寸，就将意味着更低的功耗、更小的漏电流、以及更好的柔性电子器件适应能力。

　　然而，概念的提出是容易的，要想真正用金属集成工艺把这个结构实现起来，就是另一回事了。

　　常规的水平结构晶体管使用的是高温、高能的靶材金属气化工艺。这种工艺会渗透入半导体沟道中，引入应力、破坏和扩散，产生高度无序的不完美的界面（如上图中的不完美界面），导致在金属半导体接触区下方出现漏电流和无法栅控的垂直隧穿电流。隧穿电流的大小会随着沟道长度的减小而增加，导致开关比指数形式下降并最终短路。

　　在传统水平器件结构中，这种金属制备过程中的接触损伤和非理想金属半导体界面并不会破坏到本征沟道区域，因此也不会影响到其电学性能。但在垂直晶体管中，金属半导体接触基本代表了整个沟道，对接触区域的损伤会严重影响并控制整体器件的载流子传输（如上图中的不完美界面）。这是垂直晶体管或其他垂直异质结器件微缩的重要挑战。

　　为此，刘渊教授和他的团队提出了一种全新的思路：使用范德华金属集成的方法来创建超短沟道的垂直晶体管。


图 | 范德华金属集成技术制成的二维金界面，在原子级别的分辨率下依然保持了完美的二维晶格结构（来源：Nature Electronics）

　　与传统的金属沉积技术相比，范德华金属集成可以实现原子级别平整的界面，从而保证超薄原子沟道近乎“完美”的平整度，进而最大限度地减少漏电流的发生。因此，采用范德华金属电极的器件，其器件的栅极调控和开关比有大幅度提高。

　　刘渊教授团队发现，具有 5 纳米沟道长度的垂直晶体管展示出了三个数量级的开关比，这比常规蒸镀电极的器件高出了一个数量级以上。而通过将沟道长度缩小到 0.65 纳米，单层器件的开关比有所下降，但范德华垂直晶体管依然展现出了本征的 N 型半导体特性，表明了短沟道效应在原子尺度下依然没有主导器件的性能。尽管在单层极限情况下器件展示出了一定的隧穿电流和短沟道效应，但他们依然证实，范德华金属电极可以实现具有器件功能的亚 1 纳米垂直晶体管。

　　相比于传统工艺，他们制备出的晶体管将性能提升了两个数量级，展示出了诱人的发展前景。这项研究有望为生产出拥有超高性能的 1 纳米、甚至亚纳米级别的晶体管，以及制备其它因工艺水平限制而出现不完美界面的范德华异质结器件，提供了一种全新的低能耗解决方案。

　　-End-

　　参考：

　　Liu L, Kong L, Li Q, He C, Ren L, Tao Q.Transferred van der Waals metal electrodes for sub-1-nm MoS2 verticaltransistors. Nat Electron 2021:0–1. doi:10.1038/s41928-021-00566-0.

　　Liu L, Liu Y, Duan X. Graphene-based verticalthin film transistors. Sci China Inf Sci 2020;63:1–12.doi:10.1007/s11432-020-2806-8.

　　https://physics.aps.org/articles/v13/s72

　　http://zhishifenzi.com/news/physics/7385.html

　　https://www.pcmag.com/encyclopedia/term/process-technology

　　https://www.technologyreview.com/2017/11/06/147943/intel-and-amd-team-up-to-take-on-nvidias-ai-chip-dominance/