JEDEC发布DDR3串行存在检测规格文档

JEDEC固态技术协会 - 全球电子产业领导标准制定机构日前发布DDR3 串行存在检测(SPD)文档第四版。该更新版文档 - 《SPD4_01_02_11, 发布编号21A SPD 附件K - DDR3 SDRAM模组串行存在检测 (SPD) 》包括对3种新型内存模块的文档支持，可以通过网络链接: http://www.jedec.org/sites/default/files/docs/4_01_02_11R21A.pdf直接免费下载。
　　“专用存储模块正在扩大系统设计工程师的选择多样性，而串行存在检测文档是记录这些新型模块特性的可靠一致的方法，系统软件可以据此来调适系统性能。” JEDEC 动态随机存储器（ＤＲＡＭ）技术委员会JC-45主席邱德明指出。“ＤＤＲ３　ＳＰＤ规格文档的发布为用于高端计算平台的加载降低ＤＩＭＭ以及用于打印机等嵌入式应用的１６位ＳＯ－ＤＩＭＭ与３２位ＳＯ－ＤＩＭＭ提供支持。”他补充道。
　　JEDEC负责存储模块技术标准的JC-45技术委员会在制定新型存储模块类型标准的同时制定了该ＳＰＤ规格文档，目的是实现根据各模块所用的ＤＤＲ３存储器特性进行性能优化。 SPD文档存在于所有JEDEC DRAM模块中。 在初始化过程中，系统可以读取存储容量、速度、支持电压以及热传感器的存在等相关参数来动态配置系统。
　　使用第四版ＤＤＲ３　ＳＰＤ规范文档的模块预计将于明年由各生产商推出。