搜索
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
论坛
工具
在线研讨会
单片机/处理器
FPGA
软件编程/OS
电源技术
模拟电子
PCB设计
测试测量
无源/分立半导体
音频/视频/显示
MEMS
系统设计
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人技术
Cadence 原理图
2011年04月20日 15:40 发布者:lele
在画原理图中怎么编写引脚名称为低电平有效?还有放置多个VCC保存时会出现警告。。。
网友评论
riverpeak
2011年04月20日
试试%NAME% ORCAD是这么做的
多个VCC有什么警告,贴图上来
lbz842
2011年04月20日
在那端口上加个——不就是表示了
lele
2011年04月23日
谢谢
pcbkey
2015年02月04日
支持一下
试试%NAME% ORCAD是这么做的
多个VCC有什么警告,贴图上来