SRAM存储器主板基本设计

SRAM存储芯片即是静态随机存取存储器。它具有静止存取功能的存储器芯片，它不需要刷新电路便能保存它内部存储的所有数据。 SRAM存储芯片主要应用于需要缓存比较小或对功耗有要求的系统。例如很多8 BIT 单片机，由于能支持的RAM存储比较小，内部缓存又不够；或者16 BIT MCU，支持的RAM比较大，但对低功耗有要求而无法用DRAM的系统。那么如何设计SRAM存储主板呢?下面由英尚微电子介绍SRAM存储器主板基本设计的五大步骤。



1.地址缓冲器在提供给存储器的sa0～sa15地址中加人缓冲器。缓冲器利用74ls244也可以，但因为741ls245布线比较简单，所以才通过74ls245可单向使用。

2.数据缓冲器因为数据需要双向进行，所以才要利用74ls245来进行接收。会将栅极一直打开，通过对存储器芯片的读信号来进行方向控制。本次我们采用将pld上存储器的读信号设置为只在cs1有效时才输出的方法。

3.pld（memdec）ld应用于生成对存储器的片选、de以及we信号中。片选信号是在刷新周期以外、当地址高位（sa16～sa19）为dh（将d0000h～dffffh设置在sram主板空间）、且bale为低电平时被选择的。将存储器芯片的读/写信号设置为当片选和smemr/smemw有效时输出。

4.各份电源的切换，电池各份的重点将会在于电源切换和片选信号的控制。本次为了简单起见，只单纯获取vcc和电池（为cn2提供3.6v的电池）的二极管or，但需要注意二极管正向电压降。如果电源电压比所提供的电压低很多的话，则可能会发生超出操作电压或者输入引脚的电压高于电源电压的情况。

5.片选控制，为了电池备份，必须使存储器的片选信号无效。本次我们虽然只利用ce1进行控制，但为了保持较低的损耗电流，必须使ce1可保持与电源电压相近的值（cy62l28为vcc-0.2v以上）。为了进行片选控制，将会利用作为电源监视ic的adm708（模拟器件）和74hc系列的cmos门组成电路。

静态随机存取存储器(SRAM)多年来被广泛应用于各种场合。凡是需要快速存取数据方面的应用，特别会要求初始存取等待时间比较短的情况下，都会考虑使用SRAM，这已经成为一个常识。历史上SRAM存储器芯片市场曾经几度起伏，大多数时候整个存储器芯片市场需求量会因为一个新的SRAM应用而暴涨。