cpld fpga中的io口问题?

2011年02月10日 16:49    发布者:xclfang
在设计中,用到一组90个数字量的输入 输出,选择一片144管脚的CPLD,但是不用的IO口我应该怎么处理?
请高手指点 .

网友评论

ncchengang 2011年02月16日
在q2里设置引脚状态为你自己想要的状态,接地或悬空
cxyjoe 2011年02月17日
接地或者高阻
iwei1900 2011年02月20日
学习中……
bailj 2011年02月21日
未使用的管脚可以设置为上拉、下拉、高阻。
具体的是:如果是xilinx的,右键单击Generate Programming File,选property,在cofigration options项中,设置Unused IOB Pins即可(pullup pulldown float三种设置)
如果是altera的,在setting对话框中,选device项,在右侧按device and pin options
按钮,选unused pins项,里面的选项要比xilinx的多,但大体是上拉、下拉、高阻等。
我一般在工程中都选高阻。即ise中用float,quatus中tristate input
注意这些未用的管脚和电路板其他信号是否有链接关系,如果有就要考虑其电平状态了。
xclfang 2011年02月21日
在QII中 将不用的IO口设置为三态就可以了。。
txmilan 2011年03月09日
学习了
lelee007 2011年03月10日
不用的pin最好设置成高阻,这样比上拉下拉都保险
lilxc 2011年03月24日
设置成三态,或者输入,软件里面有选项
lingli 2011年03月25日
学习下
oliviagx 2013年03月19日
学习下