有个modelsim问题不知道怎么解决

2011年01月08日 21:42 发布者：yeshenglan21

在用modelsim编译systemverilog是出现错误near "class": expecting: MACROMODULE MODULE PRIMITIVE是什么原因呢。。求高手帮忙！

网友评论

老郭 2011年01月10日
这个还没人回答。顶起