verilog与VHDL和verilog HDL是一回事吗他们有何区别啊
2011年01月01日 20:33 发布者：zlstone1974
最近想学习FPGA可是看到它的代码编辑语言有很多种，其中见到很多资料介绍的有verilog与VHDL和verilog HDL它们是一回事吗，有何区别啊 网友评论
xyj 2011年01月07日
就两种。语法不太一样。
VHDL语法严谨，verilog像C
就两种。语法不太一样。
VHDL语法严谨，verilog像C
ywbj 2011年01月08日
verilog是verilog HDL的简称，VHDL与verilog HDL是两种硬件编程语言。
verilog是verilog HDL的简称，VHDL与verilog HDL是两种硬件编程语言。
有一点不一样，但实现目的一样，途径和方法不一样，感觉语法也不一样啊