仿真中的问题。
2010年11月08日 22:15 发布者：只为吸引你
:)，大虾们好，接触FPGA有段时间了。从网上找了个代码，在xilinx的ise中写上了。但是问题来了。开发板是50Mhz的，所以它的时间就是2ns。写的代码是在分频以后分到了1S钟（一秒钟的时间是我用的）。我在仿真结束的时间上标为20S的话（我想效果明显点）。这时ise就崩溃了。我也理解，时间分的太细了又太长了，差了10的9次幂呢。这时我的仿真时间应该怎么设定呢。求救啊，我昨天就在整了，到今天还没弄出来。:dizzy: 网友评论
只为吸引你 2010年11月09日
回复2楼老郭： 不能因为给一分就什么都不告诉吧。我点着急了，没在意。可以改的嘛~~~:lol，版主兄弟，有建议不啊？
回复2楼老郭： 不能因为给一分就什么都不告诉吧。我点着急了，没在意。可以改的嘛~~~:lol，版主兄弟，有建议不啊？
xyj 2010年11月12日
:L
:L
Armoric 2010年11月26日
把仿真频率提高，时间减少？不知道行不行，ISE崩溃跟你的电脑配置估计也有点关系。
把仿真频率提高，时间减少？不知道行不行，ISE崩溃跟你的电脑配置估计也有点关系。
才给1分:L