王冠 Verilog HDL与数字电路设计

2010年11月08日 20:47    发布者：topcircuit


23557
该文章有附件资料，如需下载请访问 电脑版。

网友评论

jinfangwang 2010年11月08日
学习了，多谢
rinllow3 2010年11月08日
thanks
jjj222777 2010年11月09日
谢谢分享
why2010a 2010年11月10日
谢谢
botasky 2010年11月12日
学习了
darrenlocust1 2010年11月12日
学习了
fengyxuey 2010年11月12日
书怎么样啊 有谁知道吗
mdtjason 2010年11月23日
thanks~~~
yading_1 2011年01月19日
看看
mimo-hanson 2011年01月23日
七拼八凑的一本书！
mimo-hanson 2011年01月23日
但还是要感谢楼主
leeux 2011年04月01日
很好，谢谢
ligangm 2011年04月03日
看看
lfy129977 2011年07月17日
谢谢！
thebluesky 2011年11月27日
想看看
lfy129977 2012年01月10日
谢谢了！
paxhujing 2015年06月23日
多谢楼主，就是有点模糊
spy007868 2015年06月24日
谢谢分享
smgnth 2016年01月21日
好东西，谢谢了

相关文章

  • 现代数字逻辑设计资料
  • MathWorks 通过 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 验证速度
  • VHDL和Verilog两种语言的具体比较
  • 数字电路与模拟电路的共地处理
  • 明德扬fpga公开课系列视频，长期更新！！
    • ©电子工程网 访问电脑版