【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程资料

1.《基于至简设计法实现的倒计时案例》
明德扬设计的倒计时案例工程,24秒倒计时，实现可暂停可复位,添加代码即可使用。http://www.mdy-edu.com/article_cat/info?id=82
2.《基于至简设计法实现的万年历功能》
明德扬至简设计法实现的万年历案例，具有年月日计数器，时间设定功能，自主判断大月小月平闰年的功能，添加verilog代码即可使用。
http://www.mdy-edu.com/article_cat/info?id=83
3.《基于至简设计法实现的闹钟工程》
明德扬设计的闹钟工程案例，有24小时时钟计数器，可设定闹钟时间，可修改时钟时间，当到达闹钟设定时间时则蜂鸣器响。
http://www.mdy-edu.com/article_cat/info?id=85