例说FPGA连载25:CMOS摄像头子板设计

2016年08月27日 17:42    发布者:rousong1989
例说FPGA连载25:CMOS摄像头子板设计特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc SF-MT9D111子板的实物照片如图2.43所示。 图2.43 SF-MT9D111子板实物照片SF-MT9D111子板上板载美光的CMOS摄像头MT9D111,它是美光的一款在单芯片系统上集成了一个先进的200万像素图像传感器和功能强大的图像处理技术芯片。单芯片系统中的自动特性可以调整各种参数,以便在各种光照条件下拍摄到优质图像。MT9D111也可以简化设计工程师的工作,因为所有的处理功能、内存以及与镜头的接口都集成在一个单传感器处理芯片上。 MT9D111是一颗1/3英寸、200万像素的CMOS图像传感器,它自带有集成的先进相机系统。此相机系统包含一个复杂的图像流处理器(IFP)、一个实时JPEG编码器、一个集成的微控制器、闪光控制、自动聚焦、光学缩放以及机械快门。整个系统级芯片(SoC)可以在低照度条件下具备卓越的性能,同时功耗很低。MT9D111的内部功能框图如图2.44所示。 图2.44 MT9D111芯片内部功能框图SF-MT9D111子板的主要接口定义如表2.6所示。表2.6 SF-MT9D111子板连接引脚定义
名称位置功能描述
SCLP1-7IIC配置时钟信号。
SDAP1-8IIC配置数据信号。
PCLKP1-11视频输出时钟同步信号。
VSYNCP1-13视频输出场同步信号。
HSYNCP1-14视频输出行同步信号。
MCLKP1-16MT9D111的时钟输入。
VD0P1-24视频输出数据总线。
VD1P1-23视频输出数据总线。
VD2P1-22视频输出数据总线。
VD3P1-21视频输出数据总线。
VD4P1-20视频输出数据总线。
VD5P1-19视频输出数据总线。
VD6P1-18视频输出数据总线。
VD7P1-17视频输出数据总线。