低漂移、低功耗、小足迹系列电压参考LTR33X系列参数与替代

描述LTR33是一系列高精度电压基准，具有业内较低的噪声（12μVp-p /V），非常低的温度漂移系数（20ppm/℃）和高精度（± 0.15%），该器件的低电压热滞和低长期电压漂移可进一步提高稳定性和系统可靠性。这种精度和特性的组合适合于数据采集，电池测试设备，工业仪表等对噪声敏感的应用，帮助实现模拟前端的低噪声数据获取及测量。LTR33系列提供SOT-23封装，可在-40 ℃ 至 + 85℃范围内运行。主要特点◼ 固定输出电压：1.25V，2.048V，2.5V，3.0V，3.3V， 4.096V◼ 输出精度：± 0.15% （最大值）◼ 温度漂移系数：20 ppm/℃ （最大值）◼ 1/f 噪声 (0.1Hz - 10Hz)：12μVP-P /V◼ 线性调整率：100 ppm/V◼ 电源电压：2.7V ~ 5.5V◼ 功耗：500 μA （最大值）◼ 启动时间：2ms （最大值）◼ 工作温度范围：-40 ~ 85℃应用◼ 精密数据采集系统◼ PLC模拟 I/O 模块◼ 现场发送器◼ 电机驱动控制模块◼ 电池测试设备◼ 仪器仪表替代型号LTR3312 替代 ISL60002CIH318LTR3320 替代 ISL60002CIH320LTR3325 替代 REF1925LTR3330 替代 REF1930LTR3333 替代 REF1933LTR3340 替代 TS33
https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/d2c43d4ae64742fb896df912263e167a~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=rSL69UM54kDaBGH0KzxPpBVzqqY%3D

管脚图https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/88154952546947ea92ce7fc8181904ec~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=j680JWKzh9ru8H4mUKgkjSs5BbE%3D

管脚说明图https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/0f2f26c5d1d54c9680bc42ffb875cdfd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=jRT5pujmMp9MXordKv%2FklF88rGI%3D

https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/d4dbf3598b2b4ecd9c4e5e36747a899d~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=GaLVC2emafAk037JinJKQyAOKaE%3D

https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/7029881d63274019b9b512e9dfd1fdd6~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=6RnlThjxThS%2FOt3bP9tEz7fYLXo%3D

典型应用https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/d65c444c477841df899540048eb66497~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=khxcP7UP8UTekl6YjrxZVATB3UE%3D

布局为了实现器件的最佳性能，请遵循标准的印刷电路板 (PCB) 布局指南。去耦电容应放置在紧靠PCB外接电源线和地线的地方，电源和地之间应该用铜线连接。如下图所示，LTR33xx的数据采集系统的PCB布局。注意事项：◼ 在IN引脚上连接一个低ESR 0.1μF陶瓷旁路电容器，并在OUT引脚上连接一个0.1μF到10μF的陶瓷电容，有利于LTR33xx的稳定性。◼ 根据系统中电源的特性进行去耦。◼ 接地层有助于散热和减少电磁干扰 (EMI) 信号。◼ 去耦电容应尽可能的靠近芯片的电源引脚。减小去耦电容和芯片之间走线的寄生电感（如塞贝克效应），去耦效果更好。◼ 尽可能缩短数模转换器的基准和偏置之间的走线，可实现降噪。◼ 模拟部分走线需与数字部分分离。如果不能保持分离，必要条件下可选垂直交叉。布局示列https://p3-sign.toutiaoimg.com/tos-cn-i-qvj2lq49k0/d26c1f062cb94f068278f64e0e796152~noop.image?_iz=58558&from=article.pc_detail&x-expires=1659529033&x-signature=k4VYLoBX7k%2B9vP24kFedIGVpkA0%3D