多波束相控阵接收机混合波束成型功耗优势的定量分析

本文对模拟、数字和混合波束成型架构的能效比进行了比较，并针对接收相控阵开发了这三种架构的功耗的详细方程模型。该模型清楚说明了各种器件对总功耗的贡献，以及功耗如何随阵列的各种参数而变化。对不同阵列架构的功耗/波束带宽积的比较表明，对于具有大量元件的毫米波相控阵，混合方法具有优势。简介
本文比较了不同波束成型方法，重点关注这些方法创建多个同时波束的能力和能效比。相控阵在现代雷达和通信系统中发挥着越来越重要的作用，这使人们对提高系统性能和效率重新产生了兴趣。数十年来，数字波束成型(DBF)及其与传统模拟方法相比的优势已广为人知，但与数字信号处理相关的各种挑战阻碍了它的应用。随着特征尺寸的不断缩小以及由此带来的计算能力的指数级增长，我们看到，现在大家普遍有兴趣采用数字相控阵。虽然DBF具有许多吸引人的特性，但更高的功耗和成本仍然是一个问题。混合波束成型方法具有出色的能效比，可能适合于许多应用。模拟与数字波束成型波束成型的核心是延迟和求和运算，它可以发生在模拟域或数字域中。根据延迟或相移在信号链中应用的位置，模拟波束成型又可以分为多个子类别。本文仅考虑射频波束成型。如图1a所示，来自天线元件的信号经过加权和合并，产生一个波束，然后由混频器和信号链其余部分加以处理，这就是相控阵的传统实现方式。图5. 比较模拟、数字和混合波束成型架构的能效比。结论本文介绍的比较和功耗模型仅适用于接收(Rx)相控阵。对于发射情况，一些基本假设将会改变，全DBF架构的功耗增加可能不那么严重。即使对于接收情况，三种架构之间的差异在很大程度上也取决于公式2至4中所示的参数。对于表1中未给出的参数值，图表之间的差异将会变化。但可以肯定地说，混合方法可让许多应用大幅节省功耗，同时保留数字波束成型的大部分优势。如前所述，采用混合路线有缺点，但对于许多应用而言，这些不足可以被节省的功耗所抵消。参考电路1. Chaojiang Li、Omar El-Aassar、Arvind Kumar、Myra Boenke和Gabriel M. Rebeiz。 “采用CMOS SOI工艺的LNA设计—l.4dB NF K/Ka频段LNA。”IEEE/MTT-S国际微波研讨会—IMS，2018年6月。2. Charley Wilson和Brian Floyd。“20–30 GHz混频器—首款采用45-nm SOI CMOS技术的接收器。” IEEE射频集成电路研讨会(RFIC)，2016年5月。3. Boris Murmann。“ADC 性能调查1997-2021。” ISSCC和VLSI 研讨会。4. Maarten Baert和Wim Dehaene。 “基于VCO的20.1 A 5GS/s 7.2 ENOB时间交错ADC可实现30.5fJ/转换器步进。”IEEE 国际固态电路大会—(ISSCC)，2019年2月。5. Brian Degnan、Bo Marr和Jennifer Hasler。“评估信号处理应用的每瓦性能趋势。” IEEE超大规模集成(VLSI)系统会刊，第24卷第1期，2016年1月。6. Yohan Frans、Jaewook Shin、Lei Zhou、Parag Upadhyaya、Jay Im、Vassili Kireev、Mohamed Elzeftawi、Hiva Hedayati、Toan Pham、Santiago Asuncion、Chris Borrelli、Geoff Zhang、Hongtao Zhang和Ken Chang。“16-nm FinFET中使用32路时间交错SAR ADC的56-Gb/s PAM4有线收发器。” IEEE固态电路杂志，第52卷第4期，2017年4月。7. Umut Kodak和Gabriel M. Rebeiz。“45nm CMOS SOI 中用于高效率高线性度5G系统的双向倒装芯片28 GHz相控阵内核芯片。” IEEE射频集成电路研讨会(RFIC)，2017年6月。8. John Coonrod。 “毫米波电路的PCB设计和制造问题。” 高频电子，Rogers Corp.，2021年3月来源：ADI作者：Prabir Saha找元器件现货上唯样商城