基于Verilog HDL的DDS实现（上）

简单介绍直接数字频率合成技术（DDS），利用DDS设计任意正弦波发生器；采用Verilog HDL语言进行实现，并在ISE 12.4开发环境设计，使用Synplify Pro 9.6.2进行综合，用Modelsim SE 6.5进行仿真，下载到Spartan 3E系列FPGA芯片进行验证。

目录

摘要... 1

Abstract. 1

目录... 2

第一章 前言... 3

第二章 DDS算法原理
3

第三章
DDS算法的Verilog 实现... 5

3.1 DDS设计要求... 5

3.2
使用MATLAB定点正、余弦波形数值... 5

3.3将 coe 文件加载到BLOCKROM所生成的ROM中... 6

3.4 DDS的Verilog HDL的实现... 6

第四章
综合和仿真... 8

4.1 使用ISE12.4和Synplify Pro 9.6.2分别进行综合... 8

4.2 ISE12.4调用ModelSim进行仿真... 10

总结... 12

参考文献... 12