搜索
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
论坛
工具
在线研讨会
单片机/处理器
FPGA
软件编程/OS
电源技术
模拟电子
PCB设计
测试测量
无源/分立半导体
音频/视频/显示
MEMS
系统设计
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人技术
Vivado视频教程:静态时序分析与约束验证
2014年11月26日 13:52 发布者:eechina
视频简介:在考虑为您的 FPGA 设计实现时序收敛之前,必须首先设置时序约束。不过,确定约束的正确性相当具有挑战性。在本期的 Chalk Talk 教学中,Amelia Dalton 与 Xilinx 的Ron Plyler 探讨一些用来设置和验证时序约束的功能强大的最新方法,帮您利用 Xilinx 的 Vivado 设计套件实现时序收敛。
相关文章
5G网络的时序设计和管理同步方式
低功耗精密信号链应用最重要的时序因素有哪些?(下篇)
低功耗精密信号链应用最重要的时序因素有哪些?(上篇)
多轴机器人和机床应用中的时序挑战
正确的时序