搜索
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
论坛
工具
在线研讨会
单片机/处理器
FPGA
软件编程/OS
电源技术
模拟电子
PCB设计
测试测量
无源/分立半导体
音频/视频/显示
MEMS
系统设计
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人技术
Vivado教程:如何创建可用于赛灵思Platform Studio的Vivado HLS Pcore模块
2014年02月10日 16:24 发布者:eechina
视频向您演示如何使用Vivado HLS创建一个可用于赛灵思Platform Studio的Pcore IP模块。内容包括所支持的器件和注册码,其他可用的导出格式以及在启动RTL合成时如何评估Vivado HLS的设计等一切您需要了解的有关导出RTL的功能。
相关文章
Microchip FPGA 如何利用 HLS 提高使用 C++的电机控制应用的生产率
新移动时代下的IC设计
使用 Vivado IPI 进行 AXI 接口调试
如何在 Vivado 中使用 IP 加密
将浮点转为定点 大幅降低功耗和成本