东芝将推出样品交付周期较短的新款结构化阵列

有助于缩短开发时间，降低开发成本

东芝公司已经推出新款结构化阵列，能够以较短的交付周期开发并交付样品，只需定制少许金属掩膜设计层即可。

新阵列采用BaySand Inc.的授权技术，只需定制少许金属掩膜层即可打造出功能丰富的高性能、低功率片上系统(SoC)。凭借来自FPGA且经验证的RTL设计数据以及将样品交付周期缩短为传统特定用途集成电路(ASIC)的五分之一（最短只需五周），即可实现与FPGA兼容。还能以与FPGA相同的引脚布局交付样品。另外，减少金属掩膜层数还有利于大幅降低NRE成本。

新产品采用65nm工艺技术打造，另有40nm产品系列尚在开发中。同样处于开发当中的还有针对各工艺打造的高速收发器产品。

主要特性
1. 能够通过定制少许金属掩膜层打造出功能丰富的高性能、低功率SoC。
2. 凭借来自FPGA且经过验证的RTL设计数据，就能以较短的交付周期（最短五周）交付样品。
3. 由于与FPGA引脚布局兼容，因此就可使用现有电路板。

  
主要规格
工艺节点           65nm
逻辑门         最大3000万门
SRAM         最大20Mbit
I/O引脚         最大1200 I/O
（LVDS，DDR可用）
RTL交递         可用
量产           2013年4月